Digital Module

128ch 800Mbps Digital Module
128ch 250Mbps Capable Digital Module

高密度実装技術による多数個同時測定を可能とし、ハイ・コスト・パフォーマンスを実現します。

T2000 Digital Module

- 高密度実装技術により、Moduleあたり128chのI/Oチャンネルを実現し、多数個同時測定を実現。
- ソフトウェアライセンスにより、お客様のニーズに合わせた周波数選択が可能。
- 各チャンネルはドライバ、コンパレータDC及び周波数測定機能備えると共に大規模パターン格納できる大容量メモリを搭載し、長大化するテストパターンに対応。
- ファンクション、DC試験の他にも様々なテストニーズに柔軟に対応するためにスキャンパターン・ジェネレータ、アルゴリズムック・パターン・ジェネレータ、高電圧ピン、マルチ・タイム・ドメインなど各種機能を標準装備。

800Mbps Digital Module

- ソースシンクロナス方式に対応しており、SOCデバイスなどに採用されているDDRインタフェースが測定可能。
- 800M/500M/250M/125Mbpsの4種類の周波数ライセンスから選択可能。

250Mbps Capable Digital Module

- 32チャンネルごとに1つのヒストグラム・カウンタを搭載し、ADコンバータのデジタル出力データをリアルタイムにヒストグラム化して精度解析を行うことが可能。
- 小ピンデバイス多数個同時測定に対応しており、1モジュールあたり16チャンネル単位で最大8個同時測定が可能。
- 250M/125Mbpsの2種類の周波数ライセンスから選択可能。

T2000 Digital Module Specifications

	128ch 250Mbps Digital Module Specifications	128ch 800Mbps Digital Module Specifications
Digital IO Channels	128 IO channels, 8 high voltage VPP channels	128 bidirectional channels, 2 unidirectional Vpp channels
Functional Test Speed	Up to 125MHz in Normal Mode	with 800Mbps license:
	Up to 250Mbps in Double Mode	Up to 200Mbps/200MHz in Normal Mode
		Up to 400Mbps/400MHz in Double Mode
		Up to 800Mbps in Quad Mode (Driver only)
		with 500Mbps license:
		Up to 125Mbps/125MHz in Normal Mode
	Up to 250Mbps /250MHz in Double Mode	
	Up to 500Mbps in Quad Mode (Driver only)	
Timing	6 Timing Edges per Channel	
	Timesets: 32 Local, 1024 Global	
	7.8125ps period and edge resolution	
	Change timing on-the-fly capability	
	±200ps Edge Placement Accuracy	±150ps Edge Placement Accuracy
Multiple Time Domains	2 independent time domains per module	
	Change period on-the-fly capability	
Pattern Generators	256K Pattern List Memory	
	64M x 3-bits Pattern Memory per channel	128M x 3-bits Pattern per channel
	4K Subroutine Memory per channel	4K x 3-bits reloadable subroutine memory per channel
	Scan Pattern Generator, up to 128M x 2-bits per channel	Scan Pattern Generator, per channel
	16 Channel Linkable mode (2Gbit x 2-bits)	16 Channel Linkable Scan Memory mode (4Gbit x 2-bits)
	Algorithmic Pattern Generator, per channel	
Fail and Capture Memories	Data Fail Memory: 16M per pin	Internal Memory (all modes always available)
	Digital Capture Memory: 32M x 2 banks	Fail Capture: 8K per pin
	ALPG Pattern Capture: 4M per channel	ALPG Pattern Capture: 4K x 3 bits per pin
	Pattern Result Memory: 256K	Central Capture Memory: 4K x 512
		External Memory (one mode at a time only)
		Digital Acquisition/Capture Memory: 32M x 2 banks
		Fail Capture: 32M per pin
		ALPG Pattern Capture: 16M x 3 bits per pin
		ALPG Memory Map: 20M
		Central Capture Memory: 16M x 512
Pin Electronics	-1.25V to +7V Drive and Compare Range	-2V to +6V Drive and Compare Range
	2mV Resolution	
	Termination, Load, Clamp, frequency counter per channel	
VPP Pins	8 per module, 13.5V maximum VIH	2 per module, 13V maximum programmable VIH
DC Measurement		
	Per Pin PMU	-1.25V to +6V, 32mA Maximum
Central DC PMU one per Module	-4V to +8V, 60mA Maximum	8V, 60mA Maximum
Other Feature	Histogram Engine: per each 32 channels	Sequencer initiated: source-sync margin testing
	Maximum ADC sample width:	
	Single ADC: 24 bits	
	Dual ADC: 14 bits	
	Triple ADC: 10 bits	
	Maximum ADC Sample rate for histogram	
	16 bits or less: 250Msps	
Greater than 16 bits: 25Msps		

- OPENSTARは、米国、日本およびその他の国における登録商標です。
- 本製品を正しくご利用いただくため、お使いになる前に必ず取扱説明書をお読み下さい。
- 本カタログ記載の製品仕様および外観等は、予告なしに変更することがありますのでご了承下さい。

ADVANTEST

<http://www.advantest.co.jp>

株式会社アドバンテスト

〒100-0005 東京都千代田区丸の内1丁目6番2号 新丸の内センタービルディング TEL:03-3214-7500 (代)

第1販売部(本社) TEL:03-3214-7501 (大分オフィス) TEL:097-555-9570 第2販売部(西事務所) TEL:06-6368-9280 (名古屋オフィス) TEL:052-731-5990 第6販売部 TEL:03-3214-7504