Probo No.40 のおもな内容 Probo No.40 のおもな内容

技術論文

同時双方向通信が可能な8-Gbps CMOSピンエレクトロニクスハードウエアマクロ

執筆者 テクノロジー開発本部　第５開発部　FTテクノロジー開発１課　小島　昭二 ほか
あらまし 本論文では、8Gbpsのテスティングに適用可能なCMOSピンエレクトロニクス・ハードウエア・マクロを紹介する。そのマクロはドライ バ、コンパレータ、DAC、コントロール・ロジックを含み、サイズは 2mm×1.6mmと小さい。そのマクロは65nmプロセスのスタンダー ドCMOS に実装され，パターン発生器とタイミング発生器とともに 同一チップ上に実装できるため、ワンチップ化されたピンエレクトロ ニクスを実現できる。さらに、そのマクロは双方向通信機能（SBD） を備える。SBDはI/Oの方向が頻繁に切り替わるようなテストにお いてテスト時間を削減可能にする。 本論文では、そのSBD機能を評価するための単純で信頼性 の高い評価手法もあわせて紹介する。そのマクロはテストチップ に実装され、8Gbpsのテスト・システムに適用可能であることを示 した。
Key Words なし

RNA：デジタル波形再構成のための先進的位相トラッキング手法

執筆者 元Verigy COE(Center of Expertise)所属　アプリケーション・エンジニア
高速デジタルおよびメモリテスト スペシャリスト　伊藤　卓 ほか
あらまし この論文はATEデジタル・チャネルを使ってアイダイアグラムを描く方法について記述する。Gbps級高速デジタル・インタフェースに対 応するオシロスコープと相関をとれるようにするための手法である。 新しい手法は、アイダイアグラム測定において、クロック・デー タ再生（CDR）ハードウェアをもたないATEが「位相トラッキング」 を行なうためのポスト処理である。"Recovering aNAlysis"にち なんでRNAと命名した。ATEデジタル・チャネルを使いコヒーレン ト波形再構成によってアイダイアグラムを作成するDNA （"Data aNAlysis"）と名付けた手法がある。RNAはDNAを改良したも のである。DNAはデジタル信号波形およびアイダイアグラムを再 構成する洗練された手法であるが、低速ジッタや信号の揺らぎ に対して弱い。そのため最近の高速デジタル・インタフェースにお いてジッタ耐性テストが非常に重要になってきたが、DNAが低速 ジッタを含んだテストデバイスに十分に対応しきれなくなってきた。 ここで述べるRNAはソフトウェア疑似CDRを実現することによる 改良型DNAである。これによりDNAの応用範囲が著しく広がり、 この手法によってアイダイアグラムが改善され、立ち上がり時間 /下降時間などのパラメトリック測定ができるようになる。特にアイ 測定においてオシロスコープによる測定結果との相関が容易にな る。したがってベンチ・システムから滑らかに効率よく生産テストの ATEへ展開することができるようになる。
Key Words なし

高出力ファイバレーザの開発

執筆者 株式会社アドバンテスト研究所　塚原　直哉 ほか
あらまし 光超音波イメージングなどの医療診断機器用の光源として、装置に組込み可能な小型、ロバスト、メンテナンスフリーの高 出力パルスレーザが重要である。本研究では、QスイッチY（b イッ テルビウム）ドープファイバレーザを開発し、mJ/pulse級のパル スエネルギーを得た。さらに、ヘモグロビンの光吸収波長に整 合させるため波長変換モジュールを開発することで、可搬型の リアルタイム・イメージング装置の試作に初めて成功した。
Key Words Ybドープファイバレーザ、LMAファイバ、Qスイッチレーザ、第2高調波発生、光音響イメージング

磁界共鳴型ワイヤレス給電における共振調整手法

執筆者 新企画商品開発室　WiPSプロジェクト　圓道　祐樹 ほか
あらまし 近年ワイヤレス給電が注目されており、特に磁界共鳴方式ワイヤレス給電は中距離の給電が行える技術として期待され ている。しかし、必須条件である共振器の共振周波数調整 機能には課題があった。本論文ではこれを簡単に解決できる アドバンテストの独自技術ATAC（Automatic Tuning Assist Ci rcuit）について解説する。
Key Words なし

アプリケーション

半導体検査工程のFactory Automation環境「ECOTsTM」について

執筆者 システムソリューション本部　共通ソリューション　高野　克也 ほか
あらまし 半導体試験工程の標準的な量産ツールとして、簡単で 便利なテスタ操作を提供するECOTsTM (Easy, Convenient Operation Tools)を開発した。 ECOTsTMは、半導体試験工程のオペレーションを効率化し、 容易なカスタマイズ機能による高い拡張性を発揮できるように 設計されている。 本稿は、ECOTsTMのカスタマイズ容易性と導入メリットにつ いて説明する。
Key Words なし

T2000 IMSによる高効率な超多数個同時測定の実現

執筆者 SoCテスト事業本部　第２開発部　PFA課　原　幸司
あらまし 進歩が目覚ましい昨今のアナログやフラッシュ・メモリ内蔵マ イコン、およびスマートカード向けICは、製造コストが非常に 重要視されるコスト・センシティブなデバイスである。市場から はそれらのデバイスのテスト・コスト削減要求が高まっている。 今回はユニバーサル・ピン・アーキテクチャの導入とハードウエ アの改善によりテスト・コストを50%削減することができた。
Key Words テスト・コスト、同時測定効率、同時測定数、リレー、ユニバーサル・ピンアーキテクチャ

その他

テスト工程における3D ICパッケージハンドリングの課題

執筆者 Director, Handling Systems, Advantest America, Inc　Zain Abadin
あらまし

3D（3次元）ICパッケージは、高密度、低コスト、低消費電力、および小型のフォームファクタとして、シリコンデバイス性能の大幅な改善を提供する。3D（2.5Dにおいても）ICパッケージの高い生産量を達成するためには、テスト工程においてこれらのパッケージを搬送/テストするための課題を克服しなければならない。たとえば、以下のような新しいパッケージング技術を組み合わせ：

・テスト時の異常加熱のリスクを持つ、高消費電力のダイを含む 異種のチップをスタックするデバイス
・テストソケットへの挿入における位置ズレが生じやすいファイン ピッチのデバイスボールやパッド端子
・搬送時の衝撃／圧力を低く保つ必要のある薄いダイ／パッ ケージ

したがって次世代のテストハンドラは上記の課題に対処し、 本格的な3DICパッケージ生産への移行を加速するために温度制御、ビジョンアライメントとソフトタッチのハンドリング（低衝撃な 搬送技術）を提供する必要がある。
Key Words なし