Probo No.42のおもな内容
技術論文
30Gb/s光LSIの量産向けテスト手法の提案
| 執筆者 | テクノロジー開発本部 第5開発部 渡邊 大輔 ほか |
|---|---|
| あらまし | 電気と光の超高速インタフェースを同時に試験できる技術を紹介する。超小型かつ高速なPLZT光変調器および、電気と光の信号ピンを一括接続できるソケットを自社開発し、量産試験環境を低コストで提供できる。光スイッチ、パワーメータ、可変アッテネータを内蔵し、様々な光信号固有のテスト機能を実現ならびに、外部機器との連携動作も可能である。本稿では、コンセプトモデルの概要と、光信号入力感度のBit Error Rateテストの一例を紹介する。 |
| Key Words | なし |
タイミング雑音をオフ・チップ/オン・ダイで測定するための新しい方法
| 執筆者 | 株式会社アドバンテスト研究所 山口 隆弘 ほか |
|---|---|
| あらまし | この論文は、レベルクロスADC (LCADC) の新アーキテクチャーを提案する。新アーキテクチャーはクロックト・コンパレータを斬新に利用する。提案するLCADCは広周波数範囲で広ダイナミック・レンジのタイミング雑音スペクトルを測定できる。基礎になるLCADCの性能理論の拡張もあたえられる。 |
| Key Words | なし |
ATEによるポストシリコンデバッグ ～量産試験の工期短縮の提案
| 執筆者 | SoCテスト事業本部 ビジネス・ディベロップメント部 佐原 厚生 |
|---|---|
| あらまし | 近年のSoCデバイスの複雑さは、テストの難しさだけでなく、設計検証時間の増大も引き起こしている。テスト容易化設計の技術も向上しているものの、回路集積度の制約から、同時に故障解析の複雑さを解消していくことは難しい。 ますますエンジニアリング・コストが増大していくことを懸念する半導体メーカーは多く、我々はATEでの新しいソリューション開発に取り組んできた。本論では、全く新しいパターン生成技術とEDA-Link技術を用いた、エンジニアリング向けのTime To Market短縮への提案をまとめる。 |
| Key Words | なし |
技術解説
次世代NANDフラッシュ・メモリ測定技術
| 執筆者 | Advantest America, Inc. Product Marketing Ken Hanh Lai |
|---|---|
| あらまし | NANDフラッシュ・メモリはさまざまな技術革新により容量と高速化の点で進化し続けている。一方、NANDフラッシュ・メモリのビット当たりの市場価格は下落が続いており、テスタ・メーカには、テスト・コストを上げることなく、テスト品質とスループットを向上させる製品開発が強く求められている。テスタ・メーカではその市場要求に応えるため、NANDフラッシュ・メモリ・テストに必要な機能、性能に特化した、専用機の開発が不可欠となっている。本文では最初にNANDフラッシュ・メモリの市場動向、技術動向を紹介する。次に、次世代NANDフラッシュ・メモリ・テストに必要な10項目の機能、性能を解説し、特に重要な4機能に関しては、より詳細を紹介する。 |
| Key Words | なし |